2019年 5月 21日，基于現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）的硬件加速器件和高性能嵌入式FPGA（eFPGA）半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司（Achronix Semiconductor Corporation）宣布：推出創(chuàng)新性的、全新的FPGA系列產(chǎn)品，以滿足人工智能/機(jī)器學(xué)習(xí)（AI/ML）和高帶寬數(shù)據(jù)加速應(yīng)用日益增長(zhǎng)的需求。Achronix的Speedster 7t系列基于一種高度優(yōu)化的全新架構(gòu)，以其所具有的如同ASIC一樣的性能、可簡(jiǎn)化設(shè)計(jì)的FPGA靈活性和增強(qiáng)功能，從而遠(yuǎn)遠(yuǎn)超越傳統(tǒng)的FPGA解決方案。

* 全新Speedster7t系列產(chǎn)品專(zhuān)為機(jī)器學(xué)習(xí)市場(chǎng)和高帶寬網(wǎng)絡(luò)應(yīng)用而進(jìn)行了優(yōu)化

* 創(chuàng)新架構(gòu)和ACE軟件工具為要求更高性能和更短設(shè)計(jì)周期的設(shè)計(jì)提供了全新范式

* Speedster7t器件采用臺(tái)積電（TSMC）的7nm FinFET工藝制造

Speedster7t FPGA系列產(chǎn)品是專(zhuān)為高帶寬應(yīng)用進(jìn)行設(shè)計(jì)，具有一個(gè)革命性的全新二維片上網(wǎng)絡(luò)（2D NoC），以及一個(gè)高密度全新機(jī)器學(xué)習(xí)處理器（MLP）模塊陣列。通過(guò)將FPGA的可編程性與ASIC的布線結(jié)構(gòu)和計(jì)算引擎完美地結(jié)合在一起，Speedster7t系列產(chǎn)品創(chuàng)造了一類(lèi)全新的“FPGA +”技術(shù)。

隨著人工智能/機(jī)器學(xué)習(xí)的應(yīng)用場(chǎng)景快速發(fā)展演進(jìn)，新的解決方案都要去應(yīng)對(duì)在高性能、靈活和上市時(shí)間等方面的不同需求。根據(jù)市場(chǎng)調(diào)研公司Semico Research的預(yù)測(cè)，人工智能應(yīng)用中FPGA的市場(chǎng)規(guī)模將在未來(lái)4年內(nèi)增長(zhǎng)3倍，達(dá)到52億美元。

“我們正處于智能化、自學(xué)習(xí)計(jì)算的高增長(zhǎng)階段的早期，這種計(jì)算將廣泛影響我們?nèi)盏某Ｉ�活�?rdquo;Achronix Semiconductor總裁兼首席執(zhí)行官Robert Blake表示：“Speedster7t是Achronix歷史上最令人激動(dòng)的發(fā)布，代表了建立在四個(gè)架構(gòu)代系的硬件和軟件開(kāi)發(fā)基礎(chǔ)上的創(chuàng)新和積淀，以及與我們領(lǐng)先客戶之間的密切合作。Speedster7t是靈活的FPGA技術(shù)與ASIC核心效率的融合，從而提供了一個(gè)全新的‘FPGA+’芯片品類(lèi)，它們可以將高性能技術(shù)的極限大大提升。”

在開(kāi)發(fā)Speedster7t系列FPGA的產(chǎn)品過(guò)程中，Achronix的工程團(tuán)隊(duì)完全重新構(gòu)想了整個(gè)FPGA架構(gòu)，以平衡片上處理、互連和外部輸入輸出接口（I / O），以實(shí)現(xiàn)數(shù)據(jù)密集型應(yīng)用吞吐量的最大化，這些應(yīng)用場(chǎng)景可見(jiàn)于那些基于邊緣和基于服務(wù)器的AI / ML應(yīng)用、網(wǎng)絡(luò)處理和存儲(chǔ)。

Speedster7t器件采用了TSMC的7nm FinFET工藝制造，是專(zhuān)為接收來(lái)自多個(gè)高速來(lái)源的大量數(shù)據(jù)而設(shè)計(jì)，同時(shí)還需要將那些數(shù)據(jù)分發(fā)到可編程片上算法性和處理性單元中，然后以盡可能低的延遲來(lái)提供那些結(jié)果。Speedster7t系列產(chǎn)品包括高帶寬GDDR6接口、400G以太網(wǎng)端口和PCI Express Gen5等接口，所有這一切單元都互相連接以提供ASIC級(jí)帶寬，同時(shí)保留FPGA的完全可編程性。

“Achronix全新的Speedster7t FPGA系列產(chǎn)品是創(chuàng)新性芯片架構(gòu)實(shí)現(xiàn)爆發(fā)的一個(gè)卓越案例，創(chuàng)造該架構(gòu)的目的是直接面向AI應(yīng)用處理大量的數(shù)據(jù)，” Semico Research公司ASIC和SoC首席市場(chǎng)分析師Rich Wawrzyniak說(shuō)道。“通過(guò)將數(shù)學(xué)函數(shù)、存儲(chǔ)器和可編程性整合到其機(jī)器學(xué)習(xí)處理器中，再結(jié)合交叉芯片、二維NoC結(jié)構(gòu)，從而形成了消除瓶頸和確保整個(gè)器件中數(shù)據(jù)自由流動(dòng)的絕佳方法。在AI / ML應(yīng)用中，內(nèi)存帶寬就是一切，Achronix的Speedster7t在這一領(lǐng)域提供了令人印象深刻的性能指標(biāo)。”

為計(jì)算性能進(jìn)行了高度的優(yōu)化

Speedster7t FPGA的核心是其全新機(jī)器學(xué)習(xí)處理器（MLP）中大規(guī)模的可編程計(jì)算單元平行陣列，它們可提供業(yè)界最高的、基于FPGA的計(jì)算密度。MLP是高度可配置的、計(jì)算密集型的單元模塊，可支持4到24位的整點(diǎn)格式和高效的浮點(diǎn)模式，包括對(duì)TensorFlow的16位格式的支持，以及可使每個(gè)MLP的計(jì)算引擎加倍的增壓塊浮點(diǎn)格式的直接支持。

MLP與嵌入式存儲(chǔ)器模塊緊密相鄰，通過(guò)消除傳統(tǒng)設(shè)計(jì)中與FPGA布線相關(guān)的延遲，來(lái)確保以750 MHz的最高性能將數(shù)據(jù)傳送到MLP。這種高密度計(jì)算和高性能數(shù)據(jù)傳輸?shù)慕Y(jié)合使得處理器邏輯陣列能夠提供基于FPGA的最高可用計(jì)算能力以每秒萬(wàn)億次運(yùn)算數(shù)量為單位（TOPS，Tera-Operations Per Second）。

世界級(jí)的帶寬

高性能計(jì)算和機(jī)器學(xué)習(xí)系統(tǒng)的關(guān)鍵之處是高片外存儲(chǔ)器帶寬，從而為多個(gè)數(shù)據(jù)流提供存儲(chǔ)源和緩沖。 Speedster7t器件是唯一支持GDDR6存儲(chǔ)器的FPGA，該類(lèi)存儲(chǔ)器是具有最高帶寬的外部存儲(chǔ)器件。每個(gè)GDDR6存儲(chǔ)控制器都能夠支持512 Gbps的帶寬，Speedster7t器件中有多達(dá)8個(gè)GDDR6控制器，可以支持4 Tbps的GDDR6累加帶寬，并且以很小的成本就可提供與基于HBM的FPGA等效存儲(chǔ)帶寬。

“美光（Micron）樂(lè)于攜手Achronix去實(shí)現(xiàn)全球第一個(gè)面向高帶寬存儲(chǔ)需求而直接加載了GDDR6的FPGA產(chǎn)品，”美光計(jì)算與聯(lián)網(wǎng)業(yè)務(wù)部營(yíng)銷(xiāo)副總裁Mal Humphrey。“像這樣的創(chuàng)新的和可擴(kuò)展的解決方案將推動(dòng)人工智能領(lǐng)域內(nèi)的差異化，其中異構(gòu)計(jì)算可選方案與高性能的存儲(chǔ)是加速獲得數(shù)據(jù)內(nèi)涵的必需部分。”

除了這種非凡的存儲(chǔ)帶寬，Speedster7t器件還包括業(yè)界最高性能的接口端口，以支持極高帶寬的數(shù)據(jù)流。Speedster7t器件擁有多達(dá)72個(gè)業(yè)界最高性能的SerDes，可以達(dá)到1到112 Gbps的速度。還有帶有前向糾錯(cuò)（FEC）的硬件400G以太網(wǎng)MAC，支持4x 100G和8x 50G的配置，以及每個(gè)控制器有8個(gè)或16個(gè)通道的硬件PCI Express Gen5控制器。

超高效率的數(shù)據(jù)移動(dòng)

來(lái)自Speedster7t高速I(mǎi) / O和存儲(chǔ)器端口的數(shù)萬(wàn)兆比特?cái)?shù)據(jù)很容易淹沒(méi)傳統(tǒng)FPGA面向比特位的可編程互連邏輯陣列的路由容量，而Speedster7t架構(gòu)包含一個(gè)可橫跨和垂直跨越FPGA邏輯陣列的創(chuàng)新性的、高帶寬的二維片上網(wǎng)絡(luò)（NOC），它們連接到所有FPGA的高速數(shù)據(jù)和存儲(chǔ)器接口。它們就像疊加在FPGA互連這個(gè)城市街道系統(tǒng)上的空中高速公路網(wǎng)絡(luò)一樣，Speedster7t的NoC支持片上處理引擎之間所需的高帶寬通信。NoC中的每一行或每一列都可作為兩個(gè)256位實(shí)現(xiàn)，單向的、行業(yè)標(biāo)準(zhǔn)的AXI通道，工作頻率為2Ghz，同時(shí)可為每個(gè)方向提供512 Gbps的數(shù)據(jù)流量。

通過(guò)在Speedster中實(shí)現(xiàn)專(zhuān)用二維 NoC， 極大地簡(jiǎn)化了高速數(shù)據(jù)移動(dòng)，并確保數(shù)據(jù)流可以輕松地定向到整個(gè)FPGA結(jié)構(gòu)中的任何自定義處理引擎。最重要的是，NOC消除了傳統(tǒng)FPGA使用可編程路由和邏輯查找表資源在整個(gè)FPGA中移動(dòng)數(shù)據(jù)流中出現(xiàn)的擁塞和性能瓶頸。這種高性能網(wǎng)絡(luò)不僅可以提高Speedster7t FPGA的總帶寬容量，還可以在降低功耗的同時(shí)提高有效LUT容量。

針對(duì)安全性至上和硬件確保應(yīng)用的安全防護(hù)功能

Speedster7t FPGA系列產(chǎn)品在面臨第三方攻擊的威脅時(shí)，可用最先進(jìn)的比特流安全保護(hù)功能應(yīng)對(duì)，它們具有的多層防御能力可保護(hù)比特流的保密性和完整性。密鑰是基于防篡改物理不可克隆技術(shù)（PUF）進(jìn)行加密，比特流由256位的AES-GCM加密算法進(jìn)行加密和驗(yàn)證。為了防止來(lái)自旁側(cè)信道的攻擊，比特流被分段，每個(gè)數(shù)據(jù)段使用單獨(dú)導(dǎo)出的密鑰，且解密硬件采用差分功率分析（DPA）計(jì)數(shù)器措施。 此外，2048位RSA公鑰認(rèn)證協(xié)議被用來(lái)激活解密和認(rèn)證硬件。用戶可以確信的是當(dāng)他們加載其安全比特流時(shí)，它是預(yù)期的配置，這是因?yàn)樗�已通過(guò)RSA公鑰、AES-GCM私鑰和CRC校驗(yàn)進(jìn)行了身份驗(yàn)證。

經(jīng)驗(yàn)證的、可向低成本ASIC轉(zhuǎn)換的途徑，用以滿足大批量需求

Achronix是唯一一家既提供獨(dú)立FPGA芯片又提供Speedcore™嵌入式FPGA（eFPGA）半導(dǎo)體知識(shí)產(chǎn)權(quán)（ IP）的公司。Achronix在Speedcore eFPGA IP中采用了與Speedster7t FPGA中使用的同一種技術(shù)，可支持從Speedster7t FPGA到ASIC的無(wú)縫轉(zhuǎn)換。FPGA應(yīng)用通常具有必須保持可編程性的功能，而其他固定功能則是專(zhuān)用于特定的系統(tǒng)應(yīng)用。對(duì)于ASIC的轉(zhuǎn)換而言，固定功能可以被固化進(jìn)ASIC結(jié)構(gòu)中，從而減小芯片面積、成本和功耗。當(dāng)使用Speedcore eFPGA IP將Speedster7t FPGA轉(zhuǎn)換為ASIC時(shí)，客戶有望節(jié)省高達(dá)50％的功耗并降低90％的成本。

Speedster7t FPGA器件的大小范圍為從363K至2.6M 的6輸入查找表（LUT）。支持所有Achronix產(chǎn)品的ACE設(shè)計(jì)工具現(xiàn)已可提供，可支持包括Speedcore eFPGA和Speedchip™FPGA多晶粒封裝芯片（Chiplet）。

【凡本網(wǎng)注明來(lái)源非中國(guó)IDC圈的作品，均轉(zhuǎn)載自其它媒體，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé)�！�